kedzior
2 umowy
2025-07-23
Poszukuję doświadczonego freelancera do opracowania środowiska symulacyjnego w metodologii UVM (Universal Verification Methodology) dla projektu interfejsu Ethernet o przepustowości od 10 Gb/s do 400 Gb/s.
Zadanie obejmuje:
- Stworzenie kompletnego środowiska weryfikacyjnego UVM (agent, sequencer, driver, monitor, scoreboard),
- Integrację z modułem DUT (Design Under Test) w SystemVerilog,
- Generację scenariuszy testowych (sequenców) dla różnych prędkości (10G / 25G / 40G / 50G / 100G / 200G / 400G),
- Obsługę ramek Ethernet (do IV warstwy modelu OSI)
- Integracja z modelem BFM.
Czas realizacji 60 dni.